Блок физического уровня интерфейса PCI Express™ 2.0 (PCIe2.0 SERDES PHY)

Заказной блок физического уровня интерфейса PCI Express, поддерживающий протокольные и электрофизические требования интерфейса PCI ExpressTM 2.0

Основные технические характеристики:

  • Поддерживаемая версия спецификации PCI Express - 2.0;
  • Скорость обмена информации по каждой из линий приема/передачи, Гбит/с - 2,5/5,0;
  • Поддерживаемые конфигурации линий приема/передачи - х1/х2/х4;
  • Разрядность внутренних шин данных, бит - 8/16;
  • Тактовая частота для внутренних шин данных для разрядности внутренних шин данных 8/16, МГц - 250/125 при скорости 2,5 Гбит/с
    500/250 при скорости 5,0 Гбит/с;
  • Тип и частота внешнего тактового сигнала, МГц - дифференциальный, 100;
  • Вид согласующих сопротивлений - встроенные с автоматической калибровкой;
  • Тип и параметры внешних компонентов - резистор, 1 кОм (± 1) %;
  • Тип шин для доступа к конфигурационным регистрам - APB v3.0;
  • Поддерживаемые режимы тестирования - встроенный модуль самотестирования;
  • Напряжение питания, В - 0,9/1,8.