Блок физического уровня интерфейса PCI Express™ 1.1 (PCIe1.1 SERDES PHY)

Заказной блок физического уровня интерфейса PCI Express поддерживающий протокольные и электрофизические требования интерфейса PCI Express™ 1.1

Основные характеристики:

  • передача данных со скоростью до 2,5 Гбит/с; 
  • формирование тактовых сигналов, необходимых для работы интерфейса PCI Express, с использованием внешнего тактового сигнала;
  • восстановление данных и тактовых сигналов из принимаемого последовательного потока;
  • преобразование передаваемых данных из последовательного вида в параллельный (десериализация) и из параллельного вида в последовательный (сериализация);
  • функция определения наличия приёмника (Receiver detection);
  • поддержка режимов управления потребляемой мощностью: P0, P0s и P1;
  • кодирование/декодирование 8b/10b, буферизация (в том числе адаптивная для приемника) и выравнивание данных (Elastic Buffer);
  • режим петли обратной связи (loopback);
  • смена полярности принимаемого сигнала;
  • обмен данными с канальным уровнем протокола PCI Express в соответствии с требованиями Intel PHY Interface for PCI Express Architecture v2.0 (PIPE 2.0), а также поддержка возможности использования внешнего входного тактового сигнала для синхронизации данных, поступающих на параллельный интерфейс PIPE для передачи;
  • автоматическая калибровка встроенных согласующих сопротивлений.