Ядро 32-х разрядного процессора цифровой обработки сигнала с плавающей запятой

В ЗАО "Модуль-В" разработаны SOFT представлениe ядра 32-х разрядного высокопроизводительного процессора цифровой обработки сигналов (ПЦОС) с плавающей точкой с системой команд совместимой с ПЦОС семейства TMS320C4x.

Высокая производительность процессора достигается благодаря точности выполнения операций с плавающей точкой, внутреннему распараллеливанию процессов и многошинной организации процессора. Раздельные шины позволяют одновременно, за 1 цикл, выполнять выборку команды, данных и осуществлять прямой доступ к памяти.

Общие характеристики ядра ПЦОС

  • Представление процессорного ядра на языке Verilog;
  • Тактовая частота — FPGA: 70 МГц, ASIC: не менее 100 МГц;
  • Не менее 100 миллионов команд в секунду при работе с фиксированной точкой и 200 миллионов операций в секунду при работе с плавающей точкой;
  • Независимость от технологических требований (возможность синтеза топологии в любых средах проектирования ИС и в базисе любой технологической библиотеки;
  • Гибкость реализации в зависимости от требований заказчика:
  • Построение многоядерных систем;
  • Масштабируемость;
  • Оптимизация/минимизация (под конкретные задачи);
  • Изменение и корректировка функционала ядра ПЦОС. Существует возможность встраивания различных периферийных блоков, в том числе и разработанных в ЗАО «Модуль - В».

Периферийные устройства (SOFT IP представления):

dsp40 1

Прототип ядра ПЦОС - Virtex6:

  • среда разработки - ISE DS 14.3;
  • тактовая частота ядра - 70 МГц.

Отладка, тестирование и анализ функционирования выполнялись средствами ChipScope фирмы Xilinx.

virtex 6

 virtex 6 scheme

 

Модуль может быть использован в качестве:

  • средства отладки и анализа функционирования сложнофункциональных блоков, узлов и ядер ЦОС различной архитектуры;
  • функционального «эталона» при отладки программного обеспечения для испытаний Verilog-представлений различных устройств в периферии;
  • самостоятельного устройства, выполняющего функции обмена данными по последовательным интерфейсам и их цифровой обработки в ПЛИС по различным алгоритмам ЦОС.

Пробный вариант размещения топологии ПЦОС в ASIC библиотеке UMC с проектными нормами 0,18 мкм: Приблизительное кол-во транзисторов 3 млн; Физические размеры 3,5x3,5 мм

topo

 

Ядро процессора DSP44 может найти применение в следующих областях:

  • создание интерактивных сред моделирования;
  • разработка систем активного контроля шума;
  • разработка систем слежения реального времени;
  • параллельное одномерное быстрое преобразование Фурье;
  • параллельное двумерное быстрое преобразование Фурье;
  • быстрое вычисление логарифмов;
  • параллельная ЦОС;
  • передача статических и динамических изображений через узкополосный канал.